



Laboratório 3

- CPU RISC-V Multiciclo -

Grupo A8:

Gabriel de Medeiros Matos - 242001491

Gabriel Fonseca Pimenta - 242043428

Giovanni Daldegan - 232002520

Ricardo de Carvalho Nabuco - 231021360

Tauã Valentim de Albuquerque Martins Frade - 231021389

1. Processador Multiciclo - ISA RV32I reduzida

1.1. Arquitetura Von Neumann

Para atender a arquitetura Von Neumann no processador multiciclo, criamos, de acordo com as instruções, um novo módulo, chamado memory-unity, que atende a funcionalidade de receber os sinais de controle da memória, o endereço e selecionar qual bloco de memória acessar, dados ou instruções, com base no endereço.

Esse módulo foi implementado em verilog, instando as unidades de memória de dados e instruções criadas no Quartus Prime com base nos arquivos .mif, assim como no laboratório

2. Sinais internos verificam em qual partição de memória o endereço dado na entrada se encaixa, então permite a lógica normal da memória para o bloco selecionado.

Partição da memória:


- Instruction RAM : 0x0000_0000 a 0x0000_FFFF
- Data RAM : 0x0001_0000 a 0x0002_FFFF

1.2. Alterações no Diagrama de Estados

Como o acesso à memória IP da placa FPGA simulada exige 2 ciclos de clock, uma solução foi duplicar os estados de acesso à memória, para que terminem com o fim do acesso à memória: IF1, IF2, SW_MEM1, SW_MEM2, LW_MEM1, LW_MEM2.

1.3. Bloco Controlador

Para o processador uniciclo, foi necessário implementar Controle regido por uma máquina de estados de Moore, representada no diagrama de estados abaixo.



Primeiro, é feita a busca da instrução (IF 1 e 2), para então decodificá-la (ID) e, a depender de seu opcode, decidir que tipo de execução ela exige. MEM_EX abarca as instruções lw e sw que acessam a memória de dados e, no caso se lw, a escrita de um dado lido no banco de registradores; R_EX, ADDI_EX e LUI_EX representam operações entre registradores e imediatos, todas tendo seus resultados escritos no estado ULA_WB. Os estados restantes dizem respeito às instruções de pulo, sendo beq a única de pulo condicional, e jal e jalr sendo instruções de pulo incondicional, ambas escrevendo PC+4 no registrador de destino, considerando que jal define PC como PC+imm e que jalr define PC como rs1+imm.

1.4. Processador completo


a) Visualização dos blocos funcionais

As visualizações RLT foram obtidas seguindo os seguintes passos: Tools -> Netlist Viewer -> RLT Viewer


A primeira visualização, TopDE, apresenta um componente “Multiciclo:MULT1”, em que ao clicar no “+”, é possível obter a visualização do processador multiciclo e, indo em cada módulo do processador, é possível visualizar o Banco de Registradores, o Controle, o Controle ULA, o Gerador de Imediatos, a ULA, Mux de Origem PC, entre outros blocos funcionais.

Abaixo, seguem as imagens das visualizações mais importantes:


Controle:




Controle ULA:




ULA:




Banco de Registradores:



Gerador de Imediatos:



Mux de Origem PC:



b) Requisitos físicos e temporais

Os resultados físicos foram obtidos após acionar o botão de “Start Compilation”, em que foi aberto o painel de “Flow Summery”, com informações sobre o total de elementos lógicos, o total de registradores, o número de bits na memória, entre outros.

Físicos

Flow Summary	
<<Filter>>	
Flow Status	Successful - Sun Nov 23 16:03:30 2025
Quartus Prime Version	25.1std.0 Build 1129 10/21/2025 SC Lite Edition
Revision Name	TopDE
Top-level Entity Name	TopDE
Family	Cyclone V
Device	5CGXFC7C7F23C8
Timing Models	Final
Logic utilization (in ALMs)	1,508 / 56,480 (3 %)
Total registers	1406
Total pins	108 / 268 (40 %)
Total virtual pins	0
Total block memory bits	65,536 / 7,024,640 (< 1 %)
Total DSP Blocks	0 / 156 (0 %)
Total HSSI RX PCSs	0 / 6 (0 %)
Total HSSI PMA RX Deserializers	0 / 6 (0 %)
Total HSSI TX PCSs	0 / 6 (0 %)
Total HSSI PMA TX Serializers	0 / 6 (0 %)
Total PLLs	0 / 13 (0 %)
Total DLLs	0 / 4 (0 %)

Os requisitos temporais foram obtidos por meio do “Time Analyser”, indo em “create timing netlist”, criando um clock de 20 ns, clicando em “read SDC file”, vendo as informações de clock na pasta “Slack”, em Report Setup Summary e Report Hold Summary

Abaixo, seguem os valores de clock, os quais, por serem positivos, indicam que não houve nenhum erro evidente no experimento:

Temporais Setup

	Clock	Slack	End Point TNS
1	CLK	1.218	0.000

Temporais Hold

	Clock	Slack	End Point TNS
1	CLK	0.549	0.000

c) Simulações funcional e temporal

d) Máxima frequência de clock

A frequência máxima foi obtida na parte do item b), indo em Datasheet -> Report Fmax

	Fmax	Restricted Fmax	Clock Name	Note
1	56.93 MHz	56.93 MHz	CLK	

2. Vídeo de apresentação

<https://youtu.be/K7amFm28mkM>

3. Referências bibliográficas

https://www.reddit.com/r/FPGA/comments/17bcc5y/how_should_i_handle_signed_and_unsigned/